HC89F1602A 数据手册系统学习笔记（逐章）

学习日期：2026-03-14 | 来源：HC89F160X_Datasheet_Ver1.05_cn.md

目标：逐章学习 HC89F1602A（HC89F160X 系列）规格书，形成可直接用于产品开发的工程化知识结构。

第 1 章：产品简介

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

FLASH 程序存储器， 256Bytes IRAM+768Bytes XRAM ，最多 18 个双向 I/O 口， 5 个 16 位定时器 /计数
器，3 组 12 位带死区控制互补 PWM ，1 路 8 位 PWM ，2 个 UART ，1 个 SPI ，1 个 IIC ，16 个外部中断，
16+2 路 12 位 ADC ，1 个低压检测模块，四种系统工作模式和多个中断源。
# 1.1 功能特性
 CPU
 增强型 1T 8051 内核
 ROM
 16K Bytes FLASH/128 Bytes EEPROM
 IAP 和ICP 操作
 灵活的代码保护模式

重点

总体资源：16K FLASH + 128B EEPROM + 256B IRAM + 768B XRAM，外设丰富且支持 PTM 引脚映射。
工作电压 2.0-5.5V，温度 -40~105°C，适合工业与产品化场景。

第 2 章：CPU

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 2.1 CPU 特性
HC89F160X 的 CPU 是一个增强型 1T 兼容 8051 的内核，在同样的系统时钟下，较之传统的 805 1
芯片具有运行更快速，性能更优越的特性。
# 2.2 CPU 相关寄存器
顺序的寄存器。单片机上电或复位后，PC 的值为 0000H ，这样单片机从程序的零地址开始执行程序，
假如第二复位向量使能，那上电或复位后，单片机将从第二复位向量指定的地址处开始执行程序。
最频繁的寄存器，大多数指令的执行都要通过累加器 ACC 进行。
## 2.2.3 寄存器 B
寄存器 B 是专门为乘法和除法运算设置的寄存器，用于存放乘法和除法运算的操作数和运算结果，
在不进行乘除运算时，可以作为通用寄存器使用。

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 3 章：存储器

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

## 3.1.1 FLASH 特性
 在工作电压范围内都能进行擦除和编程操作
 在线编程（ ICP ）操作支持写入、读取和擦除操作
 ICP 操作可设置 32 位密码进行保护
 在应用编程（ IAP ）支持用户自定义启动代码
 灵活的代码保护模式
 擦写次数至少 10 万次
 数据保存年限至少 10 年
 16K Bytes FLASH ：128 字节为 1 个扇区， 8 个扇区为 1 页， 4 页为一个保护单位
 12 8 Bytes EEPRO M：4字节为 1个扇区

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 4 章：系统时钟

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 4 系统时钟
# 4.1 系统时钟特性
HC89F160X 单片机系统时钟有 4 种时钟源可选：
 外部高频晶振时钟（ 4MHz~20MHz ）
 外部低频晶振时钟（ 32.768KHz ）
 内部高频 RC 时钟（ 32MHz ）
 内部低频 RC 时钟（ 44KHz ）
用户选择后的系统时钟（如果选择的是内部高频 RC ，则经 RC32M_DIV[1:0] 分频后的时钟）记做
分频后的时钟记做 CPU 时钟，其频率为 Fcpu ，周期为 Tcpu 。
芯片上电复位后，默认选择内部高频 RC 作为系统时钟，其 Fosc 为 4MHz ，Fcpu 为 2MHz ，可以通

重点

系统时钟源与分频关系，确保 CPU 时钟 ≤16MHz。
外部晶振布局与负载电容影响稳定性。

第 5 章：电源管理

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 5.1 电源管理特性
 提供空闲模式（ IDLE ）和掉电模式（ PD ），作为省电模式
 提供多种方式从空闲 /掉电模式唤醒
 提供低频模式（即时钟分频，详见系统时钟章节相关介绍）
# 5.2 空闲模式
空闲模式能够降低系统功耗，在此模式下，程序中止运行，CPU 时钟停止，但外部设备时钟可继续
运行。空闲模式下，CPU 在确定的状态下停止，并在进入空闲模式前所有 CPU 的状态都被保存，如PC 、
将PCON 寄存器中的 IDL 位置 1，使 HC89F160X 进入空闲模式。 IDL 位置 1是CPU 进入空闲模式之前
两种方式可以退出空闲模式：
(1) 所有的有效中断。 HC89F160X 在检测到一个有效中断后， CPU 时钟立即恢复，硬件清除 PCON

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 6 章：复位

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 6 复位
# 6.1 复位特性
 提供多种方式复位
 所有的复位方式都有特定标志
# 6.2 POR （Power-On Reset ）复位
HC89F160X 单片机在上电过程中，会产生一个 POR 信号，此信号会复位单片机，同时置位 RSTFR
寄存器里的 PORF 位，用户可以判断此标志以来确定是否发生 POR 复位。
注： POR 复位后的 RAM 值不稳定，建议用户根据需要重新初始化相应 RAM ；其余复位方式不会对
RAM 进行复位。
# 6.3 BOR （Brown-Out Reset ）复位

重点

多级 BOR/LVD 与复位标志位判别，决定上电自检策略。

第 7 章：通用及复用 I/O

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 7 通用及复用 I/O
# 7.1 通用及复用 I/O 特性
 提供最多 18 个双向 I/O 端口
 多种模式可配
# 7.2 I/O 模式
HC89F160X 所有 I/O 口均可由软件配置成多种工作类型之一，具体为：输入、带上拉输入、带下
如果 P2.7 被配置为复位脚，其端口是施密特输入上拉状态。
HC89F160X 在输入模式时（不包含模拟输入），任何读操作，数据来源都来自引脚电平。而在输
出模式时，通过指令来区分读数据来源，采用 “读-修改 -写”指令时，为读寄存器值，其它指令为读引脚
HC89F160X 增加了一组只读寄存器 P0OUT 、P1OUT 、P2OUT ，在输出模式时，可以通过读这组寄

重点

端口模式配置与“读-修改-写”影响位操作可靠性。
PTM 外设引脚映射，避免功能口冲突。

第 8 章：中断

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 8 中断
# 8.1 中断特性
 17 个中断源
 4 级中断优先级
 16 个外部中断
# 8.2 中断汇总
中断源向量地址允许位标志位查询优先级中断号（ C 语
UART1 0023H ES1 TI/RI 5 4
UART2 003BH ES2 TI/RI 8 7
SPI 0043H ESPI SPIF/MODF 9 8

重点

中断优先级与向量统一管理，确保关键时序响应。

第 9 章：定时器 /计数器

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 9.1 定时器 /计数器特性
 定时器 /计数器 T0&T1 是不完全兼容标准 8051 ，差异主要是在方式 0 的功能定义不同
 定时器 /计数器 T0&T1 支持 16 位自动重载
每个定时器的两个数据寄存器（THx & TLx (x = 0,1) ）可作为一个 16 位寄存器来访问，它们由寄
存器 TCON 和 TMOD 控制。 IE0 寄存器的 ET0 和 ET1 位置 1 能允许定时器 0 和定时器 1 中断。（详
中断章节）。
通过计数器 /定时器方式寄存器（ TMOD ）的方式选择位 Mx[1:0] ，选择定时器工作方式。
11 方式 3 T0 分成两个（ TL0/TH0 ）独立的 8位定时器 /计数器（ T1 无此模式）
Figure 9- 1 TIMER0 方式 0 功能框图
方式 0 与标准 8051 功能不兼容，在此方式下为 16 位自动重载定时器 /计数器，当 THx 和 TLx(x =

重点

定时器模式差异（方式0为16位自动重载），注意与标准8051不完全兼容。

第 10 章：脉宽调制 PWM

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 10 脉宽调制 PWM
# 10.1 PWM 特性
 3 组带死区互补 PWM 或 6 路独立 PWM 输出
 12 位 PWM
 提供每个 PWM 周期溢出中断，但中断共用同一向量入口
 输出极性可选择
 提供出错帧测功能可紧急关闭 PWM 输出
 PWM 工作时钟源可设定时钟分频比
 PWM 可做定时器 /计数器使用
HC89F160X 集成了三个 12 位 PWM 模块 PWM0 、PWM1 和 PWM2 ，三个模块各有一个计数器，

重点

互补 PWM 带死区与故障检测，适用于电机驱动。

第 11 章：单路 8位PWM 模块

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 11 单路 8位PWM 模块
# 11.1 PWM 特性
 8 位 PWM 输出
 提供 PWM 周期溢出中断，但中断与互补 12 位 PWM 共用同一向量
 输出极性可选择
 PWM 可做定时器 /计数器使用，即周期寄存器写入时做定时器使用，读时做计数器使用
# 11.2 PWM 模块相关寄存器
## 11.2.1 PWM3 模块
11.2.1.1 PWM3 控制寄存器 PWM3C
PWM3C

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 12 章：看门狗定时器 WDT

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 12.1 WDT 特性
 可配置是否溢出复位
 可配置在空闲 /掉电模式下是否允许
 可灵活配置溢出时间
HC89F160X 看门狗定时器是一个递增计数器，其时钟源内部低频 RC ，可以通过寄存器选择在空闲 /
掉电模式下是否运行。 WDT 溢出时，芯片是否复位可通过 RSTFR 寄存器里的 WDTRF 位来判断。如果
WDTRST 为1，则 WDT 溢出时会复位系统，如果 WDTRST 为0，而且 WDT 的中断使能，则会产生 WDT
中断。
HC89F160X 看门狗定时器溢出后有溢出标志，复位有专用的复位标志，可设分频，可设计数溢出
# 12.2 WDT 相关寄存器

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 13 章：通用异步收发器 UART

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 13 通用异步收发器 UART
# 13.1 UART 特性
 2 个 UART
 多种工作方式
 多种错误检测
UART 有4种工作方式，在四种方式中，任何将 SBUF 作为目标寄存器的写操作都会启动发送。在方
式0中由条件 RI = 0和REN = 1初始化接收。这会在 TXD 引脚上产生一个时钟信号，然后在 RXD 引脚上移
方式 0支持与外部设备的同步通信，在 RXD 引脚上收发串行数据， TXD 引脚发送移位时钟。
HC89F160X 提供 TXD 引脚上的移位时钟，因此这种方式是串行通信的半双工方式。在这个方式中，每
帧收发 8位，低位先接收或发送。无论发送或接收数据，串行时钟将一直由 MCU 产生，因此任何连接，

重点

UART2 全双工需 CPU≥16MHz 且波特率≤9600。

第 14 章：串行外部设备接口 SPI

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 14 串行外部设备接口 SPI
# 14.1 SPI 特性
 全双工，三 /四线同步传输
 主从机操作
 4级可编程主时钟频率
 极性相位可编程的串行时钟
 可选择数据传输方向
 写冲突及接收溢出标志
 带MCU 中断的主模式模式冲突检测
 带MCU 中断的传输结束标志

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 15 章：IIC 总线

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 15 IIC 总线
# 15.1 IIC 特性
 双线通信
 支持主机模式及从机模式
 支持多主机通信时仲裁功能
 支持地址可编程
 支持标准速率（最多 100kbps ）和快速（最多 400kbps ）
igure 15 - 1 IIC 功能框图
# 15.2 IIC 总线工作原理
物理结构上，IIC 系统由一条串行数据线 SDA 和一条串行时钟线 SCL 组成。主机按一定的通信协

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 16 章：模数转换 ADC

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 16 模数转换 ADC
# 16.1 ADC 特性
 多达 16 个外部通道及 2 个内部通道（包括 GND ）的 12/10 位 ADC 检测
 参考电压可选内部 1.3V 、2V 、3V 、4V 、VDD 及外部 VREF
 支持外部触发 ADC
 可选择转换数据对齐方向
 可选择转换数据位数
 ADC 转换完成可中断
 单通道（ P0.2 端口） ADC 唤醒中断
igure 16 - 1 ADC 功能框图

重点

ADC 16+2 通道，参考电压可选，ADCEN 置1后需延时再启动。
P0.2 支持 ADC 省电唤醒，可做按键阵列检测。

第 17 章：低电压检测 /比较器

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 17.1 低电压检测 /比较器特性
 支持内部 VDD 多档位电压检测，并且可以产生中断
 支持端口电压检测，并可以产生中断或复位
 LVD 档位： 4.2V/3.9V/3.6V/3.0V/2.6V/2.4V/2.0V/1.9V
 支持比较器功能
压更高的各档检测电压点，可通过寄存器设定其检测电压点、其是否工作、其是否允许中断，方便客
LVD 电压检测电路有一定的迟滞特性，迟滞电压为 0.1V 左右。即当待检测电压下降到所选 LV D
电压档位时 LVD 会产生中断请求或复位，而待检测电压需要上升到 LVD 档位电压 +0.1V 时 LVD 中断
请求或复位才会解除。
LVD 检测端口 P2.6 引脚上的电压，当低于电压检测电压点 1.2V 时，置相应标志，若中断允许，

重点

LVD 支持 VDD 与 P2.6 端口检测，具迟滞特性，复位/中断可选。

HC89F1602A 数据手册系统学习笔记（逐章）

学习日期：2026-03-14 | 来源：HC89F160X_Datasheet_Ver1.05_cn.md

目标：逐章学习 HC89F1602A（HC89F160X 系列）规格书，形成可直接用于产品开发的工程化知识结构。

第 1 章：产品简介

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

FLASH 程序存储器， 256Bytes IRAM+768Bytes XRAM ，最多 18 个双向 I/O 口， 5 个 16 位定时器 /计数
器，3 组 12 位带死区控制互补 PWM ，1 路 8 位 PWM ，2 个 UART ，1 个 SPI ，1 个 IIC ，16 个外部中断，
16+2 路 12 位 ADC ，1 个低压检测模块，四种系统工作模式和多个中断源。
# 1.1 功能特性
 CPU
 增强型 1T 8051 内核
 ROM
 16K Bytes FLASH/128 Bytes EEPROM
 IAP 和ICP 操作
 灵活的代码保护模式

重点

总体资源：16K FLASH + 128B EEPROM + 256B IRAM + 768B XRAM，外设丰富且支持 PTM 引脚映射。
工作电压 2.0-5.5V，温度 -40~105°C，适合工业与产品化场景。

第 2 章：CPU

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 2.1 CPU 特性
HC89F160X 的 CPU 是一个增强型 1T 兼容 8051 的内核，在同样的系统时钟下，较之传统的 805 1
芯片具有运行更快速，性能更优越的特性。
# 2.2 CPU 相关寄存器
顺序的寄存器。单片机上电或复位后，PC 的值为 0000H ，这样单片机从程序的零地址开始执行程序，
假如第二复位向量使能，那上电或复位后，单片机将从第二复位向量指定的地址处开始执行程序。
最频繁的寄存器，大多数指令的执行都要通过累加器 ACC 进行。
## 2.2.3 寄存器 B
寄存器 B 是专门为乘法和除法运算设置的寄存器，用于存放乘法和除法运算的操作数和运算结果，
在不进行乘除运算时，可以作为通用寄存器使用。

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 3 章：存储器

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

## 3.1.1 FLASH 特性
 在工作电压范围内都能进行擦除和编程操作
 在线编程（ ICP ）操作支持写入、读取和擦除操作
 ICP 操作可设置 32 位密码进行保护
 在应用编程（ IAP ）支持用户自定义启动代码
 灵活的代码保护模式
 擦写次数至少 10 万次
 数据保存年限至少 10 年
 16K Bytes FLASH ：128 字节为 1 个扇区， 8 个扇区为 1 页， 4 页为一个保护单位
 12 8 Bytes EEPRO M：4字节为 1个扇区

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 4 章：系统时钟

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 4 系统时钟
# 4.1 系统时钟特性
HC89F160X 单片机系统时钟有 4 种时钟源可选：
 外部高频晶振时钟（ 4MHz~20MHz ）
 外部低频晶振时钟（ 32.768KHz ）
 内部高频 RC 时钟（ 32MHz ）
 内部低频 RC 时钟（ 44KHz ）
用户选择后的系统时钟（如果选择的是内部高频 RC ，则经 RC32M_DIV[1:0] 分频后的时钟）记做
分频后的时钟记做 CPU 时钟，其频率为 Fcpu ，周期为 Tcpu 。
芯片上电复位后，默认选择内部高频 RC 作为系统时钟，其 Fosc 为 4MHz ，Fcpu 为 2MHz ，可以通

重点

系统时钟源与分频关系，确保 CPU 时钟 ≤16MHz。
外部晶振布局与负载电容影响稳定性。

第 5 章：电源管理

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 5.1 电源管理特性
 提供空闲模式（ IDLE ）和掉电模式（ PD ），作为省电模式
 提供多种方式从空闲 /掉电模式唤醒
 提供低频模式（即时钟分频，详见系统时钟章节相关介绍）
# 5.2 空闲模式
空闲模式能够降低系统功耗，在此模式下，程序中止运行，CPU 时钟停止，但外部设备时钟可继续
运行。空闲模式下，CPU 在确定的状态下停止，并在进入空闲模式前所有 CPU 的状态都被保存，如PC 、
将PCON 寄存器中的 IDL 位置 1，使 HC89F160X 进入空闲模式。 IDL 位置 1是CPU 进入空闲模式之前
两种方式可以退出空闲模式：
(1) 所有的有效中断。 HC89F160X 在检测到一个有效中断后， CPU 时钟立即恢复，硬件清除 PCON

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 6 章：复位

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 6 复位
# 6.1 复位特性
 提供多种方式复位
 所有的复位方式都有特定标志
# 6.2 POR （Power-On Reset ）复位
HC89F160X 单片机在上电过程中，会产生一个 POR 信号，此信号会复位单片机，同时置位 RSTFR
寄存器里的 PORF 位，用户可以判断此标志以来确定是否发生 POR 复位。
注： POR 复位后的 RAM 值不稳定，建议用户根据需要重新初始化相应 RAM ；其余复位方式不会对
RAM 进行复位。
# 6.3 BOR （Brown-Out Reset ）复位

重点

多级 BOR/LVD 与复位标志位判别，决定上电自检策略。

第 7 章：通用及复用 I/O

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 7 通用及复用 I/O
# 7.1 通用及复用 I/O 特性
 提供最多 18 个双向 I/O 端口
 多种模式可配
# 7.2 I/O 模式
HC89F160X 所有 I/O 口均可由软件配置成多种工作类型之一，具体为：输入、带上拉输入、带下
如果 P2.7 被配置为复位脚，其端口是施密特输入上拉状态。
HC89F160X 在输入模式时（不包含模拟输入），任何读操作，数据来源都来自引脚电平。而在输
出模式时，通过指令来区分读数据来源，采用 “读-修改 -写”指令时，为读寄存器值，其它指令为读引脚
HC89F160X 增加了一组只读寄存器 P0OUT 、P1OUT 、P2OUT ，在输出模式时，可以通过读这组寄

重点

端口模式配置与“读-修改-写”影响位操作可靠性。
PTM 外设引脚映射，避免功能口冲突。

第 8 章：中断

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 8 中断
# 8.1 中断特性
 17 个中断源
 4 级中断优先级
 16 个外部中断
# 8.2 中断汇总
中断源向量地址允许位标志位查询优先级中断号（ C 语
UART1 0023H ES1 TI/RI 5 4
UART2 003BH ES2 TI/RI 8 7
SPI 0043H ESPI SPIF/MODF 9 8

重点

中断优先级与向量统一管理，确保关键时序响应。

第 9 章：定时器 /计数器

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 9.1 定时器 /计数器特性
 定时器 /计数器 T0&T1 是不完全兼容标准 8051 ，差异主要是在方式 0 的功能定义不同
 定时器 /计数器 T0&T1 支持 16 位自动重载
每个定时器的两个数据寄存器（THx & TLx (x = 0,1) ）可作为一个 16 位寄存器来访问，它们由寄
存器 TCON 和 TMOD 控制。 IE0 寄存器的 ET0 和 ET1 位置 1 能允许定时器 0 和定时器 1 中断。（详
中断章节）。
通过计数器 /定时器方式寄存器（ TMOD ）的方式选择位 Mx[1:0] ，选择定时器工作方式。
11 方式 3 T0 分成两个（ TL0/TH0 ）独立的 8位定时器 /计数器（ T1 无此模式）
Figure 9- 1 TIMER0 方式 0 功能框图
方式 0 与标准 8051 功能不兼容，在此方式下为 16 位自动重载定时器 /计数器，当 THx 和 TLx(x =

重点

定时器模式差异（方式0为16位自动重载），注意与标准8051不完全兼容。

第 10 章：脉宽调制 PWM

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 10 脉宽调制 PWM
# 10.1 PWM 特性
 3 组带死区互补 PWM 或 6 路独立 PWM 输出
 12 位 PWM
 提供每个 PWM 周期溢出中断，但中断共用同一向量入口
 输出极性可选择
 提供出错帧测功能可紧急关闭 PWM 输出
 PWM 工作时钟源可设定时钟分频比
 PWM 可做定时器 /计数器使用
HC89F160X 集成了三个 12 位 PWM 模块 PWM0 、PWM1 和 PWM2 ，三个模块各有一个计数器，

重点

互补 PWM 带死区与故障检测，适用于电机驱动。

第 11 章：单路 8位PWM 模块

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 11 单路 8位PWM 模块
# 11.1 PWM 特性
 8 位 PWM 输出
 提供 PWM 周期溢出中断，但中断与互补 12 位 PWM 共用同一向量
 输出极性可选择
 PWM 可做定时器 /计数器使用，即周期寄存器写入时做定时器使用，读时做计数器使用
# 11.2 PWM 模块相关寄存器
## 11.2.1 PWM3 模块
11.2.1.1 PWM3 控制寄存器 PWM3C
PWM3C

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 12 章：看门狗定时器 WDT

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 12.1 WDT 特性
 可配置是否溢出复位
 可配置在空闲 /掉电模式下是否允许
 可灵活配置溢出时间
HC89F160X 看门狗定时器是一个递增计数器，其时钟源内部低频 RC ，可以通过寄存器选择在空闲 /
掉电模式下是否运行。 WDT 溢出时，芯片是否复位可通过 RSTFR 寄存器里的 WDTRF 位来判断。如果
WDTRST 为1，则 WDT 溢出时会复位系统，如果 WDTRST 为0，而且 WDT 的中断使能，则会产生 WDT
中断。
HC89F160X 看门狗定时器溢出后有溢出标志，复位有专用的复位标志，可设分频，可设计数溢出
# 12.2 WDT 相关寄存器

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 13 章：通用异步收发器 UART

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 13 通用异步收发器 UART
# 13.1 UART 特性
 2 个 UART
 多种工作方式
 多种错误检测
UART 有4种工作方式，在四种方式中，任何将 SBUF 作为目标寄存器的写操作都会启动发送。在方
式0中由条件 RI = 0和REN = 1初始化接收。这会在 TXD 引脚上产生一个时钟信号，然后在 RXD 引脚上移
方式 0支持与外部设备的同步通信，在 RXD 引脚上收发串行数据， TXD 引脚发送移位时钟。
HC89F160X 提供 TXD 引脚上的移位时钟，因此这种方式是串行通信的半双工方式。在这个方式中，每
帧收发 8位，低位先接收或发送。无论发送或接收数据，串行时钟将一直由 MCU 产生，因此任何连接，

重点

UART2 全双工需 CPU≥16MHz 且波特率≤9600。

第 14 章：串行外部设备接口 SPI

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 14 串行外部设备接口 SPI
# 14.1 SPI 特性
 全双工，三 /四线同步传输
 主从机操作
 4级可编程主时钟频率
 极性相位可编程的串行时钟
 可选择数据传输方向
 写冲突及接收溢出标志
 带MCU 中断的主模式模式冲突检测
 带MCU 中断的传输结束标志

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 15 章：IIC 总线

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 15 IIC 总线
# 15.1 IIC 特性
 双线通信
 支持主机模式及从机模式
 支持多主机通信时仲裁功能
 支持地址可编程
 支持标准速率（最多 100kbps ）和快速（最多 400kbps ）
igure 15 - 1 IIC 功能框图
# 15.2 IIC 总线工作原理
物理结构上，IIC 系统由一条串行数据线 SDA 和一条串行时钟线 SCL 组成。主机按一定的通信协

重点

结合本章寄存器与流程图进行最小化验证实验，建立可复用配置模板。

第 16 章：模数转换 ADC

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 16 模数转换 ADC
# 16.1 ADC 特性
 多达 16 个外部通道及 2 个内部通道（包括 GND ）的 12/10 位 ADC 检测
 参考电压可选内部 1.3V 、2V 、3V 、4V 、VDD 及外部 VREF
 支持外部触发 ADC
 可选择转换数据对齐方向
 可选择转换数据位数
 ADC 转换完成可中断
 单通道（ P0.2 端口） ADC 唤醒中断
igure 16 - 1 ADC 功能框图

重点

ADC 16+2 通道，参考电压可选，ADCEN 置1后需延时再启动。
P0.2 支持 ADC 省电唤醒，可做按键阵列检测。

第 17 章：低电压检测 /比较器

学习心得

以工程应用视角理解本章模块的硬件能力、配置路径和使用边界，优先关注影响产品可靠性与调试效率的细节（如时钟、复位、中断与外设映射）。

要点

# 17.1 低电压检测 /比较器特性
 支持内部 VDD 多档位电压检测，并且可以产生中断
 支持端口电压检测，并可以产生中断或复位
 LVD 档位： 4.2V/3.9V/3.6V/3.0V/2.6V/2.4V/2.0V/1.9V
 支持比较器功能
压更高的各档检测电压点，可通过寄存器设定其检测电压点、其是否工作、其是否允许中断，方便客
LVD 电压检测电路有一定的迟滞特性，迟滞电压为 0.1V 左右。即当待检测电压下降到所选 LV D
电压档位时 LVD 会产生中断请求或复位，而待检测电压需要上升到 LVD 档位电压 +0.1V 时 LVD 中断
请求或复位才会解除。
LVD 检测端口 P2.6 引脚上的电压，当低于电压检测电压点 1.2V 时，置相应标志，若中断允许，

重点

LVD 支持 VDD 与 P2.6 端口检测，具迟滞特性，复位/中断可选。